- SPHBM4 reduz drasticamente a contagem de pinos, mantendo o desempenho da largura de banda em hiperescala
- Substratos orgânicos reduzem custos de embalagem e aliviam limitações de roteamento em projetos da HBM
- A serialização muda a complexidade para a sinalização e a lógica subjacentes às camadas de silício
A memória de alta largura de banda evoluiu em torno de interfaces paralelas muito amplas, e essa escolha de design definiu restrições de desempenho e custos.
O HBM3 usa 1.024 pinos, um número que já excede os limites dos interpositores de silício de alta densidade e embalagens avançadas.
A JEDEC Solid State Technology Association está desenvolvendo uma alternativa conhecida como Standard Package High Bandwidth Memory 4 (SPHBM4), que reduz a largura da interface física enquanto mantém o desempenho geral.
A interface HBM4 duplica o HBM3
A especificação padrão HBM4 dobra a largura da interface HBM3 para 2.048 pinos, com sinais digitais passando por cada contato para aumentar o rendimento agregado.
Essa abordagem de escalonamento melhora a largura de banda, mas também aumenta a complexidade do roteamento, os requisitos de substrato e os custos de fabricação, que são motivo de preocupação para os projetistas de sistemas.
O dispositivo SPHBM4 proposto usa 512 pinos e depende de serialização 4:1 enquanto opera em uma frequência de sinalização mais alta.
Em termos de largura de banda, espera-se que um pino SPHBM4 tenha a carga de trabalho equivalente a quatro pinos HBM4.
Essa abordagem transfere a complexidade da contagem de pinos para a tecnologia de sinalização e o projeto lógico básico.
A redução do número de pinos permite um espaçamento de contato maior, o que afeta diretamente as opções de embalagem.
A JEDEC afirma que esse passo relaxado permite uma melhor ligação com substratos orgânicos do que os interpositores de silício.
Os substratos de silício suportam densidades de interconexão muito altas com passos acima de 10 micrômetros, enquanto os substratos orgânicos normalmente operam perto de 20 micrômetros e têm um custo de fabricação mais baixo.
Um interposer que conecta a pilha de memória, sua base lógica e um acelerador, desde um design baseado em silício até um design de substrato orgânico.
Espera-se que os dispositivos HBM4 e SPHBM4 ofereçam a mesma capacidade de memória por pilha, pelo menos no nível de especificação.
No entanto, a montagem de substratos orgânicos permite canais mais longos entre o acelerador e as células de memória.
Esta configuração pode permitir mais pilhas SPHBM4 por pacote, o que pode aumentar a capacidade total de memória em comparação com designs HBM4 convencionais.
Alcançar esse resultado requer uma base lógica redesenhada, já que as pilhas de memória SPHBM4 possuem um número reduzido de pinos quádruplos e únicos em comparação com o HBM4.
HBM não é uma memória de uso geral e não se destina a sistemas de consumo.
Seus casos de uso permanecem concentrados em aceleradores de IA, computação de alto desempenho e GPUs em data centers gerenciados por hiperescaladores.
Esses compradores operam em escalas onde a largura de banda da memória afeta diretamente a eficiência das receitas, o que justifica o investimento em tecnologias de memória caras.
O SPHBM4 não altera esse modelo de uso, pois mantém a largura de banda e a capacidade da classe HBM enquanto otimiza as estruturas de custos no nível do sistema que são especialmente importantes para implantações em hiperescala.
Apesar dos benchmarks de custo mais baixo, o SPHBM4 não representa um caminho para os mercados consumidores de RAM.
Mesmo com substratos orgânicos, o SPHBM4 permanece empilhado em memória, com uma matriz baseada em lógica especializada e forte acoplamento com aceleradores.
Esses recursos não são compatíveis com arquiteturas de memória de consumo baseadas em DIMM, expectativas de preços ou designs de placas-mãe.
Quaisquer reduções de custos aplicam-se ao próprio ecossistema HBM, e não ao mercado mais amplo de memória.
Contudo, para que o SPHBM4 se torne um padrão viável, ele precisa do apoio dos principais fornecedores.
“Os membros da JEDEC estão moldando ativamente os padrões que definirão a próxima geração de módulos de IA para uso em data centers…” disse Mian Quddus, Presidente do Conselho de Administração da JEDEC.
Os principais fornecedores, incluindo Micron, Samsung e SK Hynix, são membros da JEDEC e já estão desenvolvendo tecnologias HBM4E.
“Nossa solução #NuLink D2D/D2M #interconnect demonstrou a capacidade de atingir largura de banda de 4 TB/s em pacote padrão, o que é… mais que o dobro da largura de banda exigida pelo padrão HBM4, por isso estamos ansiosos para aproveitar o trabalho da JEDEC com SPHBM4…” disse Eliyan, uma empresa de semicondutores lógicos principais.
Através Blocos e arquivos
Siga o TechRadar no Google Notícias e adicione-nos como sua fonte padrão para receber notícias, opiniões e opiniões de nossos especialistas em feeds. Certifique-se de clicar no botão Continuar!
E é claro que você também pode Siga o TechRadar no TikTok para receber notícias, análises, unboxings de vídeos e receber atualizações regulares nossas WhatsApp também
